CHIP SIZE PACKAGE AND ITS MANUFACTURING METHOD

Patent number:

JP2002329850

Publication date:

2002-11-15

Inventor:

HATA FUMIO

Applicant:

CANON KK

Classification:

- international:

H01L23/12; H01L27/14; H01L31/02; H01L23/12;

H01L27/14; H01L31/02; (IPC1-7): H01L27/14;

H01L23/12; H01L31/02

- european:


H01L27/146A6; H01L27/146A10M

Application number: JP20010134431 20010501 Priority number(s): JP20010134431 20010501

Report a data error here

Abstract of JP2002329850

PROBLEM TO BE SOLVED: To achieve a chip size package for making plane dimensions nearly identical to those of a chip even in a solid-state image pickup element having a group of micro lenses. SOLUTION: The chip size package comprises an IC chip having a solid-state image pickup element and a plurality of electrodes that are electrically connected to the element directly or via other circuits on a first surface, and a light transmission substrate that is composed by members such as glass, crystal, lithium niobate, and a synthetic resin, or their combination. The electrode of the IC chip reaches an electrode pattern on the second or third surface of chips via the conductive pattern on the first surface of the light transmission substrate.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE CORY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-329850 (P2002-329850A)

(43)公開日 平成14年11月15日(2002.11.15)

(51) Int.Cl.7		識別記号	FΙ		=	7](参考)	
HO1L	27/14		HOIL	23/12	•	4M118	
	23/12	501		27/14		5F088	
	31/02			31/02	В		

審査請求 未請求 請求項の数11 OL (全 8 頁)


キヤノン株式会社 東京都大田区下丸子3丁目30番2号 (72)発明者 畑 文夫 東京都大田区下丸子3丁目30番2号 キャ ノン株式会社内 (74)代理人 100065385 弁理士 山下 穣平 Fターム(参考) 4M118 AA10 AB01 BA10 BA14 FA06 FA08 CD03 HA02 HA09 HA11 HA24 HA31 HA32	(21)出願番号	特願2001-134431(P2001-134431)	(71) 出願人 000001007
5F088 BA15 BA16 BB03 EA04 FA09 HA20 JA03 JA09 JA12 JA20	(22) 出顧日	平成13年5月1日(2001.5.1)	キヤノン株式会社 東京都大田区下丸子3丁目30番2号 (72)発明者 畑 文夫 東京都大田区下丸子3丁目30番2号 キャ ノン株式会社内 (74)代理人 100065385 弁理士 山下 模平 Fターム(参考) 4M118 AA10 AB01 BA10 BA14 FA06 FA08 GD03 HA02 HA09 HA11 HA24 HA31 HA32 5F088 BA15 BA16 B803 EA04 FA09

(54) 【発明の名称】 チップサイズパッケージおよびその製造方法

(57)【要約】

【課題】 マイクロレンズ群を有する固体撮像素子でも、平面寸法がほとんどチップと同一になるチップサイズパッケージを実現する。

【解決手段】 固体撮像素子、及びこの素子と直接又は他の回路を経由して電気的に接続された複数の電極とを、第1の表面に有するICチップと、ガラス、水晶、ニオブ酸リチウム、合成樹脂などの部材、それらの組み合わせによって、構成される透光性基板とから構成されており、前記ICチップの電極は、前記透光性基板の、第1の表面の導電パターンを経由して、チップの第2の表面ないし第3の表面上の電極パターンに到達する構成にしている。



1

【特許請求の範囲】

【請求項1】 固体撮像素子、及びこの素子と直接又は他の回路を経由して電気的に接続された複数の電極とを第1の表面に有するICチップと、ガラス、水晶、ニオブ酸リチウム、合成樹脂などの部材、及び/又はそれらの組み合わせによって構成される透光性基板とから構成されており、

前記ICチップの電極は、前記透光性基板の第1の表面に設けられた導電パターンを経由して、チップの第2の表面(端面)ないし第3の表面(裏面)上の電極パター 10ンに到達する構成にしたことを特徴とするチップサイズパッケージ。

【請求項2】 前記IC電極と前記透光性基板の導電パターンとは、金属突起、導電粒子、異方性導電接着剤などで接続されていることを特徴とする、請求項1に記載のチップサイズパッケージ。

【請求項3】 前記チップの第2の表面(端面)ないし第3の表面(裏面)は、絶縁性の樹脂で被われていることを特徴とする、請求項2に記載のチップサイズバッケージ。

【請求項4】 前記固体撮像素子上には、マイクロレン ズ群が形成されていることを特徴とする、請求項1~3 の何れか1項に記載のチップサイズパッケージ。

【請求項5】 前記マイクロレンズ群と前記透光性基板 との間には空隙が設けられていることを特徴とする、請 求項4に記載のチップサイズバッケージ。

【請求項6】 前記空隙の、固体撮像素子を被わない周 辺部に絶縁性の接着剤が充填されていることを特徴とす る、請求項5に記載のチップサイズパッケージ。

【請求項7】 前記チップの第2の表面(端面)ないし第3の表面(裏面)上の電極パターンは、前記絶縁性の樹脂表面近傍に設けられていることを特徴とする、請求項3に記載のチップサイズパッケージ。

【請求項8】 前記透光性基板と固体撮像素子の間には、絶縁性の透明樹脂が充填されていることを特徴とする、請求項1~3、及び請求項7の何れか1項に記載のチップサイズバッケージ。

【請求項9】 前記透光性基板には結像レンズ、光学ローパスフィルター、赤外線カットフィルターなどの光機能素子が形成されていることを特徴とする請求項1~8の何れか1項に記載のチップサイズパッケージ。

【請求項10】 前記透光性基板と光機能素子の、光線が通過する表面の一部又は全部に反射防止膜が形成されていることを特徴とする、請求項1~9の何れか1項に記載のチップサイズパッケージ。

【請求項11】 前記透光性基板は、複数のICチップを形成したウエハと接続固定され、その後に個々のICチップの大きさに切断されることを特徴とする、請求項1~9の何れか1項に記載のチップサイズパッケージの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、主として半導体集積回路、特にCCD、CMOSなどの固体撮像素子や受光素子、その他、光電変換素子を含む集積回路の超小型実装において使用するチップサイズパッケージおよびその製造方法に関する。

[0002]

【従来の技術】従来、半導体集積回路(以下、ICという)を機器に搭載するには、図14に示すように、機器の配線基板5との、チップの半田付けを行い易くするために、以下の実装方法が多く用いられてきた。即ち、半導体製造工程を完了したシリコンウエハを切断(ダイシング)して、小片(ICチップ:101)とした後、セラミックやプラスチックなどのケース200に収納し、半田付け用の端子(リード)202とICチップの電極1cとを、金属細線203で接続(ワイヤーボンディング)し、その後に、ケース200に対して、気密封止の蓋201を接着する。

20 【0003】通常、固体撮像素子、受光素子などのIC も、多くは、上記の方法で実装しており、ここでは、外 部からの光線300がチップ上の受光素子領域に到達す るように、蓋201の材質に透明ガラスなどが用いられ ている。

[0004]

【発明が解決しようとする課題】近年、ICの設計・製造技術の進展によって、回路の高度集積化かつ低消費電力化が可能となり、高機能な情報機器が、よりコンパクトで、携帯可能になってきている。当然、上記のような従来の実装方法では、ICチップ以外のケース、蓋やリードの占める体積、実装コストなどの比率が相対的に大きくなり、これらを極限まで圧縮することが課題となってきた。

【0005】との課題を解決するため、さまざまな超小型実装方式が提案されている。例えば、特開平11-121653号公報に述べられているような、COG(チップ・オン・ガラス)方式などがある。ここでは、図15に示すように透光性基板に電極パターンを設け、これとIC電極を接続した上で空隙を封止する方法が述べられている。このような構造は、従来例に比べて、よりコンパクトにはなるものの、透光性基板上に外部接続のための電極を設ける必要があるため、平面寸法がチップより大きくなることが避けられない。

【0006】次に、図16に示す、特表平9-51197号公報(シェルケース:エル・ティー・ディー)の例について述べると、ここでのICチップ(ダイ)には、絶縁保護板と第2の絶縁外装膜が接着されており、チップの電極(パッド部)と接続する金属膜の接触端子が、絶縁保護板の端面から表面に延長されている。

50 【0007】なお、この公報には図示されていないが、

3

接触端子を第2の絶縁外装膜側に引き出すことも可能であり、このようにすれば、固体撮像素子の超小型実装、いわゆる、チップサイズパッケージ(CSP)が可能になる。

【0008】しかしながら、上記の例では、固体撮像素子を含む I C チップと透明な絶縁保護板とは、エポキシ樹脂により接着されるため、固体撮像素子上に集光のためのマイクロレンズ群を形成してある場合には適用できない。すなわち、エポキシ樹脂がマイクロレンズ群の凹凸を充填して、そのレンズ効果を減殺してしまうからで 10ある。

【0009】本発明は、上記事情に基づいてなされたもので、マイクロレンズ群を有する固体撮像素子でも、平面寸法がほとんどチップと同一になるチップサイズパッケージを実現することを目的としている。

[0010]

【課題を解決するための手段】この目的を達成するため、本発明のチップサイズパッケージでは、固体撮像素子、及びこの素子と直接又は他の回路を経由して電気的に接続された複数の電極とを第1の表面に有する1Cチップと、ガラス、水晶、ニオブ酸リチウム、合成樹脂などの部材、及び/又はそれらの組み合わせによって構成される透光性基板とから構成されており、前記ICチップの電極は、前記透光性基板の第1の表面に設けられた導電パターンを経由して、チップの第2の表面(端面)ないし第3の表面(裏面)上の電極パターンに到達する構成にしたことを特徴とする。

【0011】 ここでは、透光性基板表面の、1 C電極と相対する位置、及びその近傍に導電バターンを設け、かつ電極と導電バターンの間には導電性の突起ないし粒子を置いて両者を電気的に接続させると同時に固体撮像素子(マイクロレンズ群)と透光性基板との間に空隙を確保する。

【0012】この場合、本発明の実施の形態として、空隙の周辺部、チップの端面、さらに望ましくはチップの 裏面を絶縁性かつ不透湿性の樹脂で封止することで、透光性基板とチップとを強固に一体化し、固体撮像素子及びマイクロレンズ群を空気中の水分や腐食性ガスなどから保護する。また、チップ端面、さらに望ましくは、チップ裏面の封止樹脂に、透光性基板の導電パターンに接 40続する電極パターンを設けることで、チップサイズパッケージ(CSP)を構成するのがよい。

【0013】なお、透光性基板は、単に固体撮像素子などの保護にとどまらず、結像レンズ機能、光学ローパスフィルター機能、その他各種の光学機能を付与することで、きわめて小型、高機能の光学素子モジュールを構成することができる。

【0014】上記の構造は、ウエハからICチップを切 百つ 断 (ダイシング) した後に組立てることも可能である ので、数個以上のICチップ、より好ましくは、未切断の 50 る。

ウエハごと組立てることで、チップサイズバッケージの 生産性の向上が可能となる。

[0015]

【発明の実施の形態】(第1の実施の形態)図1によって、本発明の第1の実施形態について、具体的に説明する。なお、図1は断面図である。ここで、符号101は ICチップであり、その第1の表面11側に固体撮像素子102、絶縁膜1b、保護膜1d、電極1cなどのICが形成されている。

【0016】また、固体撮像素子102の表面には、集 光効率を高める目的でマイクロレンズ群103が形成さ れている。一方、透光性基板201の第1の表面211 には、遮光層221と導電バターン222が形成され、 第2の表面213には結像レンズ230が形成されている。

【0017】これら透光性基板や結像レンズの表面には必要に応じて反射防止膜を設けることもある。導電パターン222と電極1cの間には、金属突起223が設けられ、両者を電気的に接続すると同時に、透光性基板の第1の表面211とマイクロレンズ群103との間に空隙310を形成する。

【0018】空隙310の厚さは金属突起223の寸法によりほぼ定まり、スタッドバンプやメッキバンプを用いると、一般には数十マイクロメートル程度である。図では、金属突起223は透光性基板側に設けたが、これとは逆にIC電極1cの上に設けても良い。

【0019】符号3は絶縁性かつ不透湿性の樹脂であり、空隙310の周囲を囲うように充填され、固体撮像素子102などICを空気中の水分や腐食性の雰囲気などから保護する。なお、空隙310に窒素等の不活性ガスを封入しておけば、より効果的にICを保護できる。【0020】樹脂3は、固体撮像素子102の上を被わず、ICチップの第1の表面11から、切れ目無く第二の表面(端面)12、そして、第三の表面(裏面)13を被っている。前記導電バターン22と接続した電極バターン2bは、この樹脂表面に沿って、ICチップの端面から裏面にまで達しており、このチップサイズバッケージと回路基板(図示せず)との接続を可能にしている。

【0021】なお、回路基板との接続には半田付け、ソケットへの挿入、異方性導電接着剤による接着など、広く用いられている手段が適用可能である。

【0022】(第2の実施の形態)図2には、本発明の第2の実施形態が示されている。なお、導電パターン222と電極1cとの接続には、導電粒子224が用いられる。この粒子は金属の粒子や樹脂の粒子表面を金属メッキしたものなど、直径が数十マイクロメートルから数百マイクロメートル程度のものが使用でき、空隙310の寸法を第1の実施形態より広い範囲で設定可能であ

【0023】(第3の実施の形態)図3には、本発明の 第3の実施形態が示されている。なお、マイクロレンズ 群が不要である固体撮像素子、例えば、一次元配列のラ インセンサなどでも、本発明の適用が可能である。

5

【0024】その場合、透光性基板201と固体撮像素 子102との間に透明樹脂3aを充填し、空隙を無くす ことで、より信頼性と機械的強度を向上することができ る。なお、透明樹脂3aは、熱併用紫外線硬化の特性を もつことが望ましい。また、透光性基板201がガラス など絶縁性の材質であれば、第1の表面211に導電パ 10 ターン222を直接設けても良い。

【0025】図4~図13には、第1の実施形態におけ るチップサイズパッケージの製造工程を示す。ここで は、まず、固体撮像素子、電極、及びマイクロレンズ群 などの形成を終わったウエハ1の、第1の表面11から 切断砥石9などを用いて、切断ライン1 e に沿って溝入 れ加工を行う。

【0026】この溝によって、ウエハには、第2の表面 すなわちチップ端面12が形成される。溝の幅は、概ね 100マイクロメートルから200マイクロメートル程 20 するのである。 度が妥当である(図4および図5を参照)。

【0027】これとは別に、ガラスなどの透光性基板2 01の、第1の表面211に、樹脂印刷などにより、絶 縁性かつ不透明の遮光膜221を形成する。この遮光膜 はウエハ1の切断ライン1eと相対し、かつ、固体撮像 素子102を被わぬ位置に設けられる。 遮光膜221の 上には導電パターン222が、さらに、その上に金属突 起223が設けられる。

【0028】ここで、突起223はスタッドパンプボン ディング、電解メッキなど、広く行われているプロセス により形成し、その配置はICチップの電極1cと厳密 に対応している。なお、透光性基板201の表面213 に撮像レンズ230などの光機能素子を形成しておくこ ともできる(図6を参照)。

【0029】導電バターン222と金属突起223を被 い、かつ遮光膜221からはみ出さぬように、絶縁性か つ不透湿の樹脂3を塗付する。これには、紫外線などの 電磁波および熱により硬化する熱併用紫外線硬化接着剤 が適する(図7を参照)。

【0030】ウエハ1と透光性基板201とを、電極1 c と金属突起223とが重ね合うよう位置決めした後に 圧着する。との時、透光性基板の213側から紫外線3 01などを照射しながら圧着することで、樹脂3は遮光 膜221からはみだした部分でただちに硬化し、固体撮 像素子102を被うことが無い。未硬化の余剰樹脂は溝 部に押し出されるため、電極1cと金属突起223の接 触を妨げることも無い(図8および図9を参照)。紫外 線照射後に加熱硬化すると、透光性基板201とウエハ 1とは強固に接着され、かつマイクロレンズ103との 間に空隙310が形成される。

【0031】ウエハ1の第3の表面13、すなわち裏面 を研削、エッチングなどの手段で除去し、第2の表面1 2(溝部)を露出させる(図10を参照)。

【0032】前記工程(図7)で用いた樹脂3と同様の 樹脂を、新たに削り落とされた第3の表面13及び第2 の表面12を切れ目なく被うように、塗布し、硬化させ る(図11を参照)。

【0033】樹脂3に孔4をあけ、導電パターン222 を底部に露出させる。孔4の内径は100マイクロメー トル程度、深さは数百マイクロメートルが望ましい。と のような深孔加工にはレーザ孔あけが有利である(図1 2を参照)。

【0034】孔4の底部に露出した導電パターン222 から、ウエハの裏面13を被う樹脂3まで達するよう に、無電解メッキなどの手段により金属の電極2を設け る(図13を参照)。

【0035】最後に電極2を結ぶ中心線上を、孔4の直 径より小さい幅の切断砥石(図示せず)で切断する。と れで、図1のCSP (チップサイズバッケージ) が完成

[0036]

【発明の効果】以上述べたように、本発明のCSP (チ ップサイズバッケージ)は、固体撮像素子、なかでも、 マイクロレンズ群を有する固体撮像素子で、ウエハレベ ルCSPを実現でき、デバイスの超小型かつローコスト 化を達成できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示す断面図である。

【図2】本発明の第2の実施形態を示す断面図である。

【図3】本発明の第3の実施形態を示す断面図である。

【図4】本発明の第1の実施形態における第1の製造工 程を表す断面図である。

【図5】本発明の第1の実施形態における第2の製造工 程を表す断面図である。

【図6】本発明の第1の実施形態における第3の製造工 程を表す断面図である。

【図7】本発明の第1の実施形態における第4の製造工 程を表す断面図である。

【図8】本発明の第1の実施形態における第5の製造工 40 程を表す断面図である。

【図9】本発明の第1の実施形態における第6の製造工 程を表す断面図である。

【図10】本発明の第1の実施形態における第7の製造 工程を表す断面図である。


【図11】本発明の第1の実施形態における第8の製造 工程を表す断面図である。


【図12】本発明の第1の実施形態における第9の製造 工程を表す断面図である。

【図13】本発明の第1の実施形態における第10の製 50 造工程を表す断面図である。


	7			8
【図14】従来の固体撮像素子の実装形態を示す断面図			103	マイクロレンズ群
である。			201	透光性基板
【図15】固体撮像素子のCOG(チップ・オン・ガラ			2 1 1	第1の表面
ス)の例を示す断面図である。			2 1 3	第2の表面
【図16】CSP(チップサイズバッケージ)の例を示			221	遮光層
す断面図である。			222	導電パターン
【符号の説明】			223	金属突起
1	ウエハ		224	導電粒子
101	ICチップ		2	電極
1 1	第1の表面(表面)	10	2 b	電極パターン
1 2	第2の表面(端面)		3	絶縁樹脂
1 3	第3の表面(裏面)		3 a	透明樹脂
1 c	IC電極		300	光線
102	固体撮像素子	*	301	紫外線

【図1】







【図4】




【図5】




【図6】




【図7】




【図16】




[図8]




【図9】




【図10】




【図11】




【図12】



【図13】



【図14】



【図15】

